vivado[Place 30-574] Poor placement for routing between an IO pin and BUFG解决
vivado[Place 30-574] Poor placement for routing between an IO pin and BUFG解决

vivado[Place 30-574] Poor placement for routing between an IO pin and BUFG解决

在使用vivado来写时序电路时,出现了这个问题,原因是我没有使用板子上面自带的晶振,而使用了开关来模拟时钟,因此报了这个错误。

解决方案就是:

在xdc文件里面添加一行:

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets clk]

这里的clk是在模块里面那个clk

转载请注明来源:https://www.longjin666.top/?p=919

发表评论